Docket No. 214019US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Eiji SAKAGAMI

GAU:

SERIAL NO: New Application

EXAMINER:

FILED:

Herewith

FOR:

NONVOLATILE SEMICONDUCTOR MEMORY AND METHOD OF FABRICATING THE SAME

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

- □ Full benefit of the filing date of U.S. Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §120.
- □ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY	APPLICATION NUMBER	MONTH/DAY/YEAR
JAPAN	2000-287084	September 21, 2000

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- □ will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number.

 Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- (A) Application Serial No.(s) were filed in prior application Serial No. filed; and
 - (B) Application Serial No.(s)
 - □ are submitted herewith
 - □ will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 9月21日

出 願 番 号

Application Number:

人

特願2000-287084

出 願 Applicant(s):

株式会社東芝

2001年 8月 3日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 12725701

【提出日】 平成12年 9月21日

【あて先】 特許庁長官殿

【国際特許分類】 G11C 11/40

【発明の名称】 不揮発性半導体記憶装置及びその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 三重県四日市市山之一色町800番地 株式会社東芝

四日市工場内

【氏名】 坂上栄人

【特許出願人】

【識別番号】 000003078

【住所又は居所】 神奈川県川崎市幸区堀川町72番地

【氏名又は名称】 株式会社 東 芝

【代理人】

【識別番号】 100064285

【弁理士】

【氏名又は名称】 佐 藤 一 雄

【選任した代理人】

【識別番号】 100088889

【弁理士】

【氏名又は名称】 橘 谷 英 俊

【選任した代理人】

【識別番号】 100082991

【弁理士】

【氏名又は名称】 佐 藤 泰 和

【選任した代理人】

【識別番号】 100096921

【弁理士】

【氏名又は名称】 吉 元 弘

【手数料の表示】

【予納台帳番号】 004444

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 不揮発性半導体記憶装置及びその製造方法

【特許請求の範囲】

【請求項1】

半導体基板と、

前記半導体基板の表面上に形成された第1のゲート絶縁膜及び第1のゲート電極を含む第1のトランジスタと、

前記半導体基板の表面上に形成された第2のゲート絶縁膜及び第2のゲート電極を含む第2のトランジスタとを備え、

前記第1のゲート絶縁膜は電荷蓄積層を含み、前記第2のゲート絶縁膜は電荷 蓄積層を含まず、

前記第1のトランジスタと前記第2のトランジスタとは、トレンチにより素子 分離されており、前記第1のトランジスタにおける前記電荷蓄積層は素子領域に のみ存在することを特徴とする不揮発性半導体記憶装置。

【請求項2】

前記第1のゲート絶縁膜は、膜厚が1nm以上で10nm以下のボトムシリコン酸化膜と、膜厚が0.5nm以上で7nm以下の前記電荷蓄積層としてのシリコン窒化膜と、膜厚が5nm以上で15nm以下のトップシリコン酸化膜を有し

前記ボトムシリコン酸化膜の膜厚が前記トップシリコン酸化膜の膜厚より薄い ことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】

前記第1のゲート絶縁膜は、膜厚が1nm以上で10nm以下のボトムシリコン酸化膜と、前記電荷蓄積層としてのタンタル酸化膜と、膜厚が5nm以上で15nm以下のトップシリコン酸化膜を有し、

前記ボトムシリコン酸化膜の膜厚が前記トップシリコン酸化膜の膜厚より薄い ことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項4】

前記第1のゲート絶縁膜は、膜厚が1nm以上で10nm以下のボトムシリコ

ン酸化膜と、前記電荷蓄積層としてのチタン酸ストロンチウム膜又はバリウムチタン酸ストロンチウム膜と、膜厚が5nm以上で15nm以下のトップシリコン酸化膜を有し、

前記ボトムシリコン酸化膜の膜厚が前記トップシリコン酸化膜の膜厚より薄い ことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項5】

前記不揮発性半導体記憶装置はセルアレイを有し、前記セルアレイはセルトランジスタとして前記第1のトランジスタ、選択トランジスタとして前記第2のトランジスタを有し、

前記第2のトランジスタにおける前記第2のゲート絶縁膜は、膜厚が5nm以上で15nm以下のシリコン酸化膜を有することを特徴とする請求項1乃至4のいずれかに記載された不揮発性半導体記憶装置。

【請求項6】

前記不揮発性半導体記憶装置は、前記セルアレイの周辺領域に周辺トランジスタを備え、

前記周辺トランジスタは、

前記半導体基板の表面上に形成された第3のゲート絶縁膜及び第3のゲート電極を含む第1の周辺トランジスタと、

前記半導体基板の表面上に形成された第4のゲート絶縁膜及び第4のゲート電極を含む第2の周辺トランジスタとを有し、

前記第3のゲート絶縁膜と前記第4のゲート絶縁膜とは膜厚が異なることを特徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項7】

セルトランジスタと選択トランジスタとを含むセルアレイを有する不揮発性半 導体記憶装置の製造方法において、

半導体基板の表面上に、前記セルトランジスタ用のゲート絶縁膜として、電荷 蓄積層を含む第1のゲート絶縁膜を形成する工程と、

前記半導体基板の表面上に、前記選択トランジスタ用のゲート絶縁膜として、 電荷蓄積層を含まない第2のゲート絶縁膜を形成する工程と、

前記セルトランジスタが形成される素子領域と前記選択トランジスタが形成される素子領域との間にトレンチを形成して素子分離を行う工程とを備え、

前記セルトランジスタにおける前記電荷蓄積層は、前記素子領域にのみ存在するようにしてなることを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項8】

セルトランジスタと選択トランジスタとを含むセルアレイと、周辺トランジスタを含む周辺回路とを有する不揮発性半導体記憶装置の製造方法において、

半導体基板の表面上に、前記セルトランジスタ用のゲート絶縁膜として、電荷 蓄積層を含む第1のゲート絶縁膜を形成する工程と、

前記半導体基板の表面上に、前記選択トランジスタ用のゲート絶縁膜として、 電荷蓄積層を含まない第2のゲート絶縁膜を形成する工程と、

前記半導体基板の表面上に、前記周辺トランジスタ用のゲート絶縁膜として、 電荷蓄積層を含まない第3のゲート絶縁膜を形成する工程と、

前記セルトランジスタが形成される素子領域、前記選択トランジスタが形成される素子領域、前記周辺トランジスタが形成される素子領域の間にトレンチを形成して素子分離を行う工程とを備え、

前記第2のゲート絶縁膜を形成する工程と前記第3のゲート絶縁膜を形成する 工程とは同時に行われ、また前記セルトランジスタにおける前記電荷蓄積層は前 記素子領域にのみ存在するようにしてなることを特徴とする不揮発性半導体記憶 装置の製造方法。

【請求項9】

セルトランジスタと選択トランジスタとを含むセルアレイと、第1の周辺トランジスタ及び第2の周辺トランジスタを含む周辺回路とを有する不揮発性半導体記憶装置の製造方法において、

半導体基板の表面上に、前記セルトランジスタ用のゲート絶縁膜として、電荷 蓄積層を含む第1のゲート絶縁膜を形成する工程と、

前記半導体基板の表面上に、前記選択トランジスタ用のゲート絶縁膜として、 電荷蓄積層を含まない第2のゲート絶縁膜を形成する工程と、

前記半導体基板の表面上に、前記第1の周辺トランジスタ用のゲート絶縁膜と

して、電荷蓄積層を含まない第3のゲート絶縁膜を形成する工程と、

前記半導体基板の表面上に、前記第2の周辺トランジスタ用のゲート絶縁膜と して、電荷蓄積層を含まず、前記第3のゲート絶縁膜より膜厚が薄い第4のゲート ト絶縁膜を形成する工程と、

前記セルトランジスタが形成される素子領域、前記選択トランジスタが形成される素子領域、及び前記第1、第2の周辺トランジスタが形成される素子領域の間にトレンチを形成して素子分離を行う工程とを備え、

前記第2のゲート絶縁膜を形成する工程と前記第3のゲート絶縁膜を形成する 工程とは同時に行われ、また前記セルトランジスタにおける前記電荷蓄積層は前 記素子領域にのみ存在するようにしてなることを特徴とする不揮発性半導体記憶 装置の製造方法。

【請求項10】

前記第1及び第2のゲート絶縁膜は、HTO膜を最上層として含むことを特徴とする請求項7万至9の不揮発性半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は不揮発性半導体記憶装置及びその製造方法に係わり、特に素子分離法にSA-STI (Self-Aligned Shallow Trench Isolation) を用いたMONOS (Metal-Oxide-Nitride-Oxide-Si) 構造のメモリセルに好適なものに関する。

[0002]

【従来の技術】

近年、電気的な書き込み・消去可能な不揮発性半導体記憶装置(フラッシュE E P R O M)のメモリセルとして、M O N O S 構造を有するセルが提案されている。

[0003]

図14に、従来のMONOS構造のメモリセルにおけるゲート電極周辺の縦断面を示し、図15にチャネル領域周辺の縦断面を示す。

[0004]

p型半導体基板9の表面部分にn型ウェル8が形成され、その上部にp型ウェル1が形成され、p型ウエル1の内部表面にドレイン領域(n型不純物領域)2、チャネル領域11、ソース領域(n型不純物領域)3が形成されている。さらに、チャネル11上には、ボトムシリコン酸化膜4、電荷蓄積層となるSiN膜5、トップシリコン酸化膜6、コントロールゲート電極7が順に積層されている。隣接するセルのそれぞれのチャネル領域11は、素子分離領域10で電気的に分離されている。

[0005]

このような構成を有するMONOS形のメモリセルでは、ゲート絶縁膜としてのSiN膜5に電荷を注入してその電荷捕獲中心位置に電荷をトラップさせたり、あるいはトラップさせた電荷をSiN膜中から引き出したりすることで、セルの閾値を制御し、メモリ機能を持たせている。

[0006]

MONOS型のメモリセルを有する不揮発性メモリでは、次の様にして書き込み、消去、及び読み出しが行われている(ここで、「書き込み」は電子をSiN膜中に注入すること、「消去」は電子をSiN膜中から引き抜くことにそれぞれ対応するものとする)。

[0007]

先ず、書き込み方法としては、図16に示されたように、コントロールゲート電極7に書き込み電位(+Vpg)を印加し、ウェル領域1とソース領域3、ドレイン領域2とを接地することで、SiN膜5に高電界をかけて、SiN膜5中に電子をFN(Fowler-Nordheim)注入させる。

[0008]

消去方法としては、図17に示されたように、コントロールゲート7に負の消去電位 (-Veg) とウェル1に正電位 (+Vew) を印加し、SiN膜5に高電界をかけることで、SiN膜5中の電子を半導体基板9側にFNトンネルさせる。

[0009]

【発明が解決しようとする課題】

しかし、従来のMONOS型のメモリセルを不揮発性半導体記憶装置において

用いた場合、次のような第1、第2、第3の問題が存在した。

[0010]

第1に、従来はゲート絶縁膜を形成する場合、素子分離領域10を形成した後、ボトムシリコン酸化膜4、SiN膜5、トップシリコン酸化膜6を形成していた。

[0011]

このため、図18に示されたように、電荷蓄積層としてのSiN膜5が、チャネル領域11上のみならず、素子分離領域10上にも形成されてしまう。このように、電荷蓄積層がチャネル領域から素子分離領域まで拡がって形成されると、書き込みによりチャネル領域上の電荷蓄積層に電荷が注入されても、自己電界と熱的な励起現象とにより、電荷蓄積層内での電荷の拡散が発生しチャネル領域から素子分離領域に向かって移動する。

[0012]

この電荷の移動により、チャネル上の電荷量が減少し、セルの電荷保持特性が 劣化する。このような現象の発生を抑制するため、図19に示されたように、素 子分離領域10上で分離領域12を設け、電荷蓄積層としてのSiN膜5の分離 を行うことも考えられる。

[0013]

しかし、このような方法を用いたとしても、SiN膜5はチャネル領域11上 にのみ収まらず、素子分離領域10まではみ出す部分13が存在し、電荷保持特 性を十分に改善することができなかった。

[0014]

また、FNトンネルによって書き込み、消去を行うMONOS型セルで、ワード線、ビット線によるマトリクス型のセルアレイを構成する場合、誤書き込みを防ぐために選択トランジスタが必要となる。

[0015]

図20に示されるように、NOR型セルアレイでは、各メモリセルMC1毎に、1つのメモリセルトランジスタMT1と、2つの選択トランジスタST1及びST2が必要となる。

[0016]

NAND型セルアレイでは、図21に示されたように、各メモリセルMC11毎に、直列に接続されたメモリセルトランジスタMT11~MT1n(nは1以上の整数)と、二つの選択トランジスタST11及びST12が必要となる。

[0017]

この両者を比較すると、メモリセルトランジスタに対する選択トランジスタの数は、NAND型の方が少ないため、微細化に対しては有利である。

[0018]

ここで、選択トランジスタのゲート絶縁膜を形成するにあたって、次のような 第2の問題が存在した。

[0019]

メモリセルと選択トランジスタとは、セルアレイ内で隣接して形成する。従来は、メモリセルと選択トランジスタとにおいて、ゲート絶縁膜を作り分けずに同一の構成としていた。このため、選択トランジスタのゲート絶縁膜には、メモリセルと同様に電荷蓄積層を含むこととなり、選択トランジスタの閾値が変動し、メモリセルの読み出し動作が不安定になっていた。

[0020]

第3に、セルアレイの周辺領域に配置されたトランジスタには、高耐圧が要求されるトランジスタと、高耐圧は要求されず高い駆動能力が必要なトランジスタとが存在する。従来は、周辺トランジスタに同一のゲート絶縁膜を用いていたため、高耐圧が要求されるトランジスタに合わせて厚い絶縁膜を形成していた。この結果、高速動作が必要なトランジスタにおいても閾値を低く設定して駆動能力を高くすることができず動作速度の低下を招いていた。

[0021]

本発明は上記事情に鑑み、電荷保持特性の向上、選択トランジスタを用いた読み出し動作の安定化、周辺トランジスタの動作速度の向上を達成することが可能な不揮発性半導体記憶装置を提供することを目的とする。

[0022]

【課題を解決するための手段】

本発明の不揮発性半導体記憶装置は、半導体基板と、前記半導体基板の表面上に形成された第1のゲート絶縁膜及び第1のゲート電極を含む第1のトランジスタと、前記半導体基板の表面上に形成された第2のゲート絶縁膜及び第2のゲート電極を含む第2のトランジスタとを備え、前記第1のゲート絶縁膜は電荷蓄積層を含み、前記第2のゲート絶縁膜は電荷蓄積層を含まず、記第1のトランジスタと前記第2のトランジスタとは、トレンチにより素子分離されており、前記第1のトランジスタにおける前記電荷蓄積層は素子領域にのみ存在することを特徴とする。

[0023]

前記第1のゲート絶縁膜は、膜厚が1nm以上で10nm以下のボトムシリコン酸化膜と、膜厚が0.5nm以上で7nm以下の前記電荷蓄積層としてのシリコン窒化膜と、膜厚が5nm以上で15nm以下のトップシリコン酸化膜を有し、前記ボトムシリコン酸化膜の膜厚が前記トップシリコン酸化膜の膜厚より薄くしてもよい。

[0024]

または、前記第1のゲート絶縁膜は、膜厚が1nm以上で10nm以下のボトムシリコン酸化膜と、前記電荷蓄積層としてのタンタル酸化膜と、膜厚が5nm以上で15nm以下のトップシリコン酸化膜を有し、前記ボトムシリコン酸化膜の膜厚が前記トップシリコン酸化膜の膜厚より薄くすることもできる。

[0025]

あるいは、前記第1のゲート絶縁膜は、膜厚が1nm以上で10nm以下のボトムシリコン酸化膜と、前記電荷蓄積層としてのチタン酸ストロンチウム膜又はバリウムチタン酸ストロンチウム膜と、膜厚が5nm以上で15nm以下のトップシリコン酸化膜を有し、前記ボトムシリコン酸化膜の膜厚が前記トップシリコン酸化膜の膜厚より薄いようにしてもよい。

[0026]

前記不揮発性半導体記憶装置はセルアレイを有し、前記セルアレイはセルトランジスタとして前記第1のトランジスタ、選択トランジスタとして前記第2のトランジスタを有し、前記第2のトランジスタにおける前記第2のゲート絶縁膜は

、膜厚が5nm以上で15nm以下のシリコン酸化膜を有することもできる。

[0027]

前記不揮発性半導体記憶装置は、前記セルアレイの周辺領域に周辺トランジスタを備え、前記周辺トランジスタは、前記半導体基板の表面上に形成された第3のゲート絶縁膜及び第3のゲート電極を含む第1の周辺トランジスタと、前記半導体基板の表面上に形成された第4のゲート絶縁膜及び第4のゲート電極を含む第2の周辺トランジスタとを有し、前記第3のゲート絶縁膜と前記第4のゲート絶縁膜とは膜厚が異なるようにしてもよい。

[0028]

本発明の不揮発性半導体記憶装置の製造方法は、セルトランジスタと選択トランジスタとを含むセルアレイを有する装置の製造方法であって、半導体基板の表面上に、前記セルトランジスタ用のゲート絶縁膜として、電荷蓄積層を含む第1のゲート絶縁膜を形成する工程と、前記半導体基板の表面上に、前記選択トランジスタ用のゲート絶縁膜として、電荷蓄積層を含まない第2のゲート絶縁膜を形成する工程と、前記セルトランジスタが形成される素子領域と前記選択トランジスタが形成される素子領域との間にトレンチを形成して素子分離を行う工程とを備え、前記セルトランジスタにおける前記電荷蓄積層は、前記素子領域にのみ存在するようにしてなることを特徴とする。

[0029]

また本発明の製造方法は、セルトランジスタと選択トランジスタとを含むセルアレイと、周辺トランジスタを含む周辺回路とを有する装置の製造方法であって、半導体基板の表面上に、前記セルトランジスタ用のゲート絶縁膜として、電荷蓄積層を含む第1のゲート絶縁膜を形成する工程と、前記半導体基板の表面上に、前記選択トランジスタ用のゲート絶縁膜として、電荷蓄積層を含まない第2のゲート絶縁膜を形成する工程と、前記半導体基板の表面上に、前記周辺トランジスタ用のゲート絶縁膜として、電荷蓄積層を含まない第3のゲート絶縁膜を形成する工程と、前記セルトランジスタが形成される素子領域、前記選択トランジスタが形成される素子領域、前記周辺トランジスタが形成される素子領域の間にトレンチを形成して素子分離を行う工程とを備え、前記第2のゲート絶縁膜を形成

する工程と前記第3のゲート絶縁膜を形成する工程とは同時に行われ、また前記 セルトランジスタにおける前記電荷蓄積層は前記素子領域にのみ存在するように してなることを特徴とする。

[0030]

あるいは本発明の製造方法は、セルトランジスタと選択トランジスタとを含む セルアレイと、第1の周辺トランジスタ及び第2の周辺トランジスタを含む周辺 回路とを有する装置の製造方法において、半導体基板の表面上に、前記セルトラ ンジスタ用のゲート絶縁膜として、電荷蓄積層を含む第1のゲート絶縁膜を形成 する工程と、前記半導体基板の表面上に、前記選択トランジスタ用のゲート絶縁 膜として、電荷蓄積層を含まない第2のゲート絶縁膜を形成する工程と、前記半 導体基板の表面上に、前記第1の周辺トランジスタ用のゲート絶縁膜として、電 荷蓄積層を含まない第3のゲート絶縁膜を形成する工程と、前記半導体基板の表 面上に、前記第2の周辺トランジスタ用のゲート絶縁膜として、電荷蓄積層を含 まず、前記第3のゲート絶縁膜より膜厚が薄い第4のゲート絶縁膜を形成する工 程と、前記セルトランジスタが形成される素子領域、前記選択トランジスタが形 成される素子領域、及び前記第1、第2の周辺トランジスタが形成される素子領 域の間にトレンチを形成して素子分離を行う工程とを備え、前記第2のゲート絶 縁膜を形成する工程と前記第3のゲート絶縁膜を形成する工程とは同時に行われ 、また前記セルトランジスタにおける前記電荷蓄積層は前記素子領域にのみ存在 するようにしてなることを特徴とする。

[0031]

前記第1及び第2のゲート絶縁膜は、HTO膜を最上層として含むことができる。

[0032]

【発明の実施の形態】

以下、本発明の一実施の形態について図面を参照して説明する。

[0033]

本実施の形態によるNAND型セルアレイ構造を有するMONOS型不揮発性 半導体記憶装置の構成とその製造方法について、図1~図13を用いて説明する [0034]

本実施の形態では、周辺トランジスタのゲート酸化膜として、HV (High Voltage) 系の厚いゲート酸化膜と、LV (Low Voltage) 系の薄いゲート酸化膜との2種類の膜厚の酸化膜を形成し、さらにHV系のゲート酸化膜と同様の酸化膜をセルアレイ中の選択トランジスタのゲート酸化膜として形成する。

[0035]

図1に示されたように、p型半導体基板101に熱酸化法等によりパッド酸化 膜102を例えば10nmの膜厚で形成し、パターニングを行う。

[0036]

レジスト膜103を用いて、半導体基板101の表面部分に、所望の深さ及び不純物プロファイルとなるようにn型不純物としてリンをイオン注入して深いn型ウェル104を形成する。このn型ウェル104の表面部分に、p型不純物としてボロンを所望の深さ及び不純物濃度となるようにp型ウェル105を形成する。

[0037]

レジスト膜103を除去し、図2に示されたようにレジスト膜107を形成し、n型不純物をイオン注入してp型ウェル105の外周部分にn型ウェル106 を形成する。

[0038]

図3に示されたようにパッド酸化膜102を除去する。そして、メモリセルのボトム酸化膜111となるシリコン酸化膜を、例えば熱酸化法により3nmの膜厚に形成し、さらにメモリセルの電荷蓄積層となるSiN膜112を、例えば0. 5nm ~ 3 nmの膜厚に堆積する。このとき、ボトム酸化膜の信頼性向上のために、 N_2O , NH_3 により窒化し、オキシナイトライド化することもできる。

[0039]

表面全体にレジストを塗布し、周辺領域とセルアレイ内の選択トランジスタの 形成領域とを開口し、セル形成部分を覆うように、現像処理を行ってレジストを パターニングし、レジスト膜151を形成する。このレジスト膜151をマスク

としてSiN膜112にRIE (Reactive Ion Etching)を行い、開口部における部分を除去する。この加工により、セル形成部分にのみにSiN膜112が残る。

[0040]

図4に示された断面は、セルアレイ内における素子の縦断面であって、レジスト膜113が開口された部分は選択トランジスタを形成する領域である。レジスト膜112を剥離した後、ウェットエッチングにより開口部におけるボトム酸化膜111を除去する。そして、熱酸化法を用いて第1のゲート酸化工程を行い、基板101の表面を酸化して第1のゲート酸化膜113を例えば5nmの膜厚で形成する。この時、SiN膜112の残っているセル形成部分における基板表面は酸化されない。

[0041]

図5にあるように、レジストを塗布し、周辺領域のうちLV系のゲート酸化膜を形成する領域が除去されるようにパターニングし、レジスト膜114を形成する。このレジスト膜114をマスクとしてウェットエッチングを行い、LV系トランジスタの形成領域上の第1のゲート酸化膜113を除去する。

[0042]

レジスト膜114を除去した後に、ウェーハ全面に再度ウェット処理を行い、 第1のゲート酸化膜113を1~2nm程度ウェットエッチングする。

[0043]

図6に示されたように、熱酸化法を用いて第2のゲート酸化工程を行い、基板を酸化してLV系トランジスタの形成領域上に第2のゲート酸化膜121を2nmの膜厚で形成する。全面にHTO (High Temperature Oxide) 膜122を、例えば5nmの膜厚で堆積することで、SiN膜112上にトップ酸化膜150を形成する。

[0044]

この後で、HTO膜 1 2 2 e 高密度化するため、追加のアニール処理あるいは 酸化工程等の熱処理、あるいは N_2 O、N H_3 による窒化でオキシナイトライド化 することで、ゲート絶縁膜の信頼性を向上させることができる。

[0045]

図7に示されるように、ゲート電極となる多結晶シリコン膜123を堆積する。ここで、周辺領域におけるHV系トランジスタのゲート酸化膜と、メモリセル領域における選択トランジスタのゲート酸化膜は、第1のゲート酸化膜113と第2のゲート酸化膜121の積層されたシリコン酸化膜と、HTO膜122との積層酸化膜で構成される。

[0046]

一方、周辺領域におけるLV系トランジスタのゲート酸化膜は、第2のゲート酸化膜121とHTO膜122の積層酸化膜で構成される。

[0047]

ここで、ボトム酸化膜よりもトップ酸化膜の膜厚を厚くすることで、電荷蓄積 層に注入された電荷が書き込み/消去時に移動する現象が、ボトム酸化膜側でよ り発生し易いようにすることができる。

[0048]

次に、活性領域を形成する工程について、メモリセル部における素子分離形成 を示した図7~13を用いて説明する。

[0049]

図7に示されたように、基板表面にトレンチを形成するためのエッチング時にマスク材となるように、多結晶シリコン膜123上にシリコン窒化膜124を70nmの膜厚で堆積する。シリコン窒化膜124上に、TEOS系またはシラン系の酸化膜125を200nmの膜厚で堆積し、その表面上にレジストを塗布する。活性領域を覆うように現像し、素子分離領域が除去されたレジスト膜152を形成する。

[0050]

このレジスト膜152をマスクとして用いてマスク材としてのシリコン酸化膜125、シリコン窒化膜124を上から順にRIE法を用いてエッチングして除去する。この後、レジスト膜152を除去する。これにより、活性領域のパターンがレジスト膜152からシリコン酸化膜125及びシリコン窒化膜124に転写される。

[0051]

図8に示されたように、シリコン酸化膜125及びシリコン窒化膜124の積層膜をハードマスクとして、ゲートとなる多結晶シリコン膜123と、メモリセル領域におけるゲート酸化膜、周辺領域におけるHV系トランジスタのゲート酸化膜、LV系トランジスタのゲート酸化膜、さらに半導体基板101をRIE法により基板表面から200nm程度の深さにエッチングして素子分離用のトレンチ126を形成する。このとき、メモリセルと選択トランジスタとの中間に設定する。

[0052]

図9に示されたように、半導体基板101に熱酸化を行い、例えば3~6nmの膜厚のシリコン酸化膜131を形成する。このシリコン酸化膜131は、半導体基板101を保護するために形成する。

[0053]

表面全体に、トレンチ126の埋め込み材となるシリコン酸化膜132を堆積する。堆積方法としては、例えばTEOS系酸化膜をCVD法により堆積し、あるいはシラン系酸化膜をHDP (High Density Plazama) 法により堆積してもよく、半導体基板101のトレンチ126からシリコン酸化膜125まで十分に埋まる条件で堆積する。図9に、HDP法によりシリコン酸化膜132を埋め込んだ状態を示す。

[0054]

次に、図10に示されたように、CMP (Chemical Mechanical Polishing) 法により、シリコン酸化膜132を研磨して平坦化する。この研磨工程において、シリコン窒化膜124が研磨のストッパーとなる。

[0055]

この後、900℃以上の高温アニールを行って、トレンチ126の埋め込みにより発生したストレスを解放する。

[0056]

次に、バッファードHF等によるウェット処理を行い、トレンチに埋めこまれたシリコン酸化膜126の表面の微小なスクラッチ傷や、研磨時についた異物を

リフトオフすることで除去する。

[0057]

図11に示されたように、シリコン窒化膜124にホットリン酸でウェットエッチングを行って除去する。さらに、トレンチ126の埋め込みシリコン酸化膜132のコーナー126aをウェットエッチングにより丸める処理を行う。そして、ゲート配線となるリンが導入された多結晶シリコン膜133を、例えば70nmの膜厚で堆積する。

[0058]

この後、多結晶シリコン膜 1 3 3 から多結晶シリコン膜 1 2 3 に不純物を拡散させるため、熱工程を例えば 8 5 0 $\mathbb C$ 3 0 分行う。

[0059]

次に、多結晶シリコン膜133上にタングステンシリサイド(WSi)膜14 1を、例えば50nmの膜厚で堆積し、ゲート電極加工時のマスク材となるTE OS系酸化膜142を、例えば200nmの膜厚でCVD法により堆積する。

[0060]

この後、図12に示されたように、レジストを塗布してゲート電極のパターンに現像し、得られたレジスト膜143を用いて、マスク材としてのTEOS系酸化膜142にパターンの転写を行う。ここで、図12はセルアレイ中のゲート断面を示しており、電荷蓄積層となるSiN膜112が存在する領域はメモリセルの形成領域、存在しない領域は選択トランジスタの形成領域である。

[0061]

レジスト膜143を除去し、TEOS系酸化膜142をマスクとしてWSi膜 141、多結晶シリコン膜133、123のエッチングを行う。さらに、ゲート 絶縁膜をRIEによりエッチングし、セルのトップ酸化膜150とSiN膜11 2まで除去する。このとき、選択トランジスタのゲート絶縁膜を残すような条件 でエッチングを行う。

[0062]

この後、後酸化を行い、不純物のイオン注入を行ってメモリセルや周辺トランジスタに図示されていないドレイン、ソースとなる拡散層を形成する。さらに、

図示されていないBPSG等から成る層間絶縁膜を形成する。層間絶縁膜に対し、ゲート電極や拡散層の表面上にコンタクトホールを開孔し、導電材料を埋め込んでゲート電極や拡散層へのコンタクトを形成する。層間絶縁膜上に金属材料等を用いて配線層を形成し、その表面上にパッシベーション層を形成し、製造プロセスを完了する。

[0063]

上記実施の形態によれば、メモリセルにおけるゲート絶縁膜中の電荷蓄積層としてのSiN膜112を、セルのチャネル領域上のみ形成し素子分離領域上には形成しない。これにより、電荷保持特性で問題となっていた、セルトランジスタのチャネル上の電荷蓄積層から素子分離領域上の電荷蓄積層への電荷の移動現象が起こらず、良好な電荷保持特性を得ることができる。

[0064]

また、選択トランジスタのゲート絶縁膜を、セルトランジスタのゲート絶縁膜 と異なり、電荷蓄積層を含まないシリコン酸化膜(第1のゲート酸化膜113、 第2のゲート酸化膜121及びHTO膜122)のみで形成するため、選択トラ ンジスタの閾値が変動せず、安定した読み出し動作が可能である。

[0065]

さらに、周辺トランジスタに膜厚の異なる2つのゲート酸化膜を形成することにより、ゲート酸化膜に高耐圧を必要とするHV系トランジスタには厚いゲート酸化膜(第1のゲート酸化膜113、第2のゲート酸化膜121及びHTO膜122)を形成し、高耐圧を必要とせず高い駆動能力を必要とするLV系トランジスタには薄いゲート酸化膜(第2のゲート酸化膜121及びHTO膜122)を用いることにより、動作速度等の性能向上を図ることができる。

[0066]

上述した実施の形態は一例であり、本発明を限定するものではない。例えば、上記実施の形態では、ゲート配線にWSi膜と多結晶シリコン膜とを積層させたWSiポリサイド構造を用いている。しかしこの材料に限らず、拡散層とゲート配線とにTiやCoのシリサイドを形成し、セル及び周辺トランジスタをサリサイド化することも可能である。

[0067]

【発明の効果】

以上説明したように、本発明の不揮発性半導体記憶装置及びその製造方法によれば、セルトランジスタのゲート絶縁膜中に必要な電荷蓄積層を、セルのチャネル領域上から素子分離領域まではみ出さないように形成するため、チャネル上の電荷蓄積層から素子分離領域上への電荷の移動現象が起こらず、電荷保持特性が向上する。

[0068]

また、選択トランジスタのゲート絶縁膜を、セルトランジスタのゲート絶縁膜と異なり電極蓄積層を含めずに構成するため、選択トランジスタの閾値が変動せず読み出し動作が安定する。

[0069]

さらに、周辺トランジスタにおいて、ゲート酸化膜に高耐圧を必要とするトランジスタには厚いゲート酸化膜を、高耐圧を必要とせず高い駆動能力を必要とするトランジスタには薄いゲート酸化膜を形成することで、動作速度等の性能が向上する。

【図面の簡単な説明】

【図1】

本発明の一実施の形態による不揮発性半導体記憶装置の製造方法における一 工程の素子の断面を示した縦断面図。

【図2】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図3】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図4】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図5】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図6】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図7】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図8】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図9】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図10】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図11】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図12】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素 子の断面を示した縦断面図。

【図13】

同実施の形態による不揮発性半導体記憶装置の製造方法における一工程の素子の断面及びこの装置の構成を示した縦断面図。

【図14】

従来の不揮発性半導体記憶装置におけるゲート電極周辺の構成を示した縦断面

図。

【図15】

同不揮発性半導体記憶装置における素子分離領域の構成を示した縦断面図。

【図16】

同不揮発性半導体記憶装置における書き込み動作を示した説明図。

【図17】

同不揮発性半導体記憶装置における消去動作を示した説明図。

【図18】

同不揮発性半導体記憶装置における電荷保持特性の劣化機構を示した説明図。

【図19】

電荷保持特性を向上させた従来の不揮発性半導体記憶装置の構成を示した縦断面図。

【図20】

MONOSセルにおけるNOR型アレイの構成を示した回路図。

【図21】

MONOSセルにおけるNAND型アレイの構成を示した回路図。


【符号の説明】

- 101 p型半導体基板
- 102 パッド酸化膜
- 103、107、151、114、143、152 レジスト膜
- 104 n型ウェル
- 105 p型ウェル
- 111 ボトム酸化膜
- 112 SiN膜
- 113 第1のゲート酸化膜
- 121 第2のゲート酸化膜
- 122 HTO膜
- 123 多結晶シリコン膜
- 124 シリコン窒化膜


- 125 シラン系酸化膜
- 131、132 シリコン酸化膜
- 133 多結晶シリコン膜
- 141 WSi膜
- 142 TEOS系酸化膜
- 150 トップ酸化膜

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】




【図12】




5


【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】



【図20】



【図21】



【書類名】 要約書

【要約】

【課題】 電荷保持特性の向上、選択トランジスタを用いた読み出し動作の安定 化、周辺トランジスタの動作速度の向上を達成する。

【解決手段】 セルトランジスタのゲート絶縁膜中の電荷蓄積層112を、セルのチャネル領域上から素子分離領域まではみ出さないように形成することにより、チャネル上の電荷蓄積層112から素子分離領域上への電荷の移動現象が起こらず、電荷保持特性が向上する。また、選択トランジスタのゲート絶縁膜にはセルトランジスタと異なり電極蓄積層112を含めずに構成するため、関値が変動せず読み出し動作が安定する。さらに、周辺トランジスタでは、ゲート酸化膜に高耐圧が必要なトランジスタには厚いゲート酸化膜を、高い駆動能力を必要とするトランジスタには薄いゲート酸化膜を形成することで高速化を実現する。

【選択図】 図1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 神奈川県川崎市幸区堀川町72番地

氏 名 株式会社東芝

2. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝